La simulación de Hardware-in-the-Loop (PHiL) es una metodología de prueba emergente de equipos de hardware real dentro de un entorno virtual emulado. La interfaz de bucle cerrado entre el Hardware bajo Prueba (HuT) y la Simulación en Tiempo Real (RTS) permite una simulación realista pero también puede resultar en un sistema inestable. Además de los fundamentos en la simulación PHiL y la interfaz, este documento proporciona un estudio consistente y completo de la estabilidad en PHiL. Un análisis analítico se compara con un enfoque de simulación y se complementa con validaciones prácticas de los límites de estabilidad en la simulación PHiL. Se presta especial atención a las diferencias entre un amplificador de conmutación y uno lineal como interfaz de potencia (PI). Los límites de estabilidad y los respectivos factores de influencia (por ejemplo, Filtrado de Corriente de Retroalimentación) se elaboran con un circuito de ejemplo mínimo con el algoritmo de interfaz PHiL del Modelo de Transformador Ideal (ITM) de tipo de voltaje (IA). Finalmente, los hallazgos se transfieren a una aplicación PHiL de red de baja tensión real con carga residencial y sistema fotovoltaico.