En este documento se propone un amplificador de instrumentación chopper capacitivo de bajo consumo y bajo ruido (CCIA) para aplicaciones de detección de biopotenciales. Se aplica una técnica de chopper para mitigar la dominación del ruido de parpadeo a baja frecuencia. También se utiliza un nuevo bucle de cancelación de offset para tratar el offset intrínseco, originado por la variación del proceso, y reducir el ruido de ondulación en la salida del CCIA. Además, la optimización del área del chip se resolvió mediante la adición de un capacitor de red en T en el bucle de realimentación negativa. El CCIA está diseñado en tecnología CMOS de proceso de 0.18 um con un área total de chip de 0.09 mm. Los resultados de post-simulación muestran que la arquitectura propuesta puede atenuar la ondulación de salida hasta 41 dB con una ganancia en lazo cerrado de 40 dB y hasta 800 Hz de ancho de banda. El ruido integrado referido a la entrada (IRN) del CCIA es de 1.8 uV en un ancho de banda de 200 Hz. Se obtiene un factor de eficiencia de ruido (NEF) de 5.4 con una disipación total de potencia de 1.2 uW y un voltaje de suministro de 1 V, lo que corresponde a un factor de eficiencia de potencia de 9.7 que es comparable con el de estudios de última generación.