Circuito integrado de amplificador de potencia Doherty de banda de 23.5-27.5 GHz utilizando proceso CMOS a granel de 28 nm basado en red dinámica de división de potencia
Autores: Choi, Young Chan; Bin, Soohyun; Hwang, Keum Cheol; Lee, Kang-Yoon; Yang, Youngoo
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Circuito integrado de amplificador de potencia Doherty de banda de 23.5-27.5 GHz utilizando proceso CMOS a granel de 28 nm basado en red dinámica de división de potencia
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Amplificador de potencia
Técnica de división dinámica de potencia
Circuito integrado
Eficiencia
Ganancia
5G.
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 39
Citaciones: Sin citaciones
Este documento presenta un amplificador de potencia Doherty (DPA) circuito integrado (IC) diseñado para tener una ganancia, eficiencia y características AM-AM mejoradas a través de una técnica dinámica de división de potencia, que puede controlar la relación de división de potencia según la potencia de entrada. Dado que esta red de división de potencia dinámica de propósito múltiple también proporciona el desfase de fase y la adaptación de impedancia en la red entre etapas necesaria para el funcionamiento adecuado del DPA, el área activa del IC podría reducirse. Para verificar la técnica propuesta y su análisis, el DPA se implementó con un proceso CMOS a granel de 28 nm para la banda de frecuencia de onda milimétrica de la nueva radio (NR) de quinta generación (5G) de 23,5-27,5 GHz. Los resultados medidos mostraron una ganancia de 20,3-21,9 dB, potencia de salida saturada de 14,0-15,2 dBm, eficiencia de potencia agregada (PAE) de 22,8-26,7% en la potencia pico, y PAE de 14,6-17,6% en la reducción de potencia de salida de 6 dB (OBO).
Descripción
Este documento presenta un amplificador de potencia Doherty (DPA) circuito integrado (IC) diseñado para tener una ganancia, eficiencia y características AM-AM mejoradas a través de una técnica dinámica de división de potencia, que puede controlar la relación de división de potencia según la potencia de entrada. Dado que esta red de división de potencia dinámica de propósito múltiple también proporciona el desfase de fase y la adaptación de impedancia en la red entre etapas necesaria para el funcionamiento adecuado del DPA, el área activa del IC podría reducirse. Para verificar la técnica propuesta y su análisis, el DPA se implementó con un proceso CMOS a granel de 28 nm para la banda de frecuencia de onda milimétrica de la nueva radio (NR) de quinta generación (5G) de 23,5-27,5 GHz. Los resultados medidos mostraron una ganancia de 20,3-21,9 dB, potencia de salida saturada de 14,0-15,2 dBm, eficiencia de potencia agregada (PAE) de 22,8-26,7% en la potencia pico, y PAE de 14,6-17,6% en la reducción de potencia de salida de 6 dB (OBO).