En este documento se presenta un amplificador de potencia distribuido de doble alimentación de 4 etapas eficiente en términos de área, implementado en un proceso CMOS de óxido metálico complementario (CMOS) de 0.35 um. Para reducir eficazmente el área del circuito, se emplean técnicas como el uso de inductores multinivel y la colocación cercana de inductores espirales convencionales. Además, se implementa una técnica novedosa basada en apilar inductores uno sobre otro. Basándose en estas técnicas, se logra una reducción del área del 32% en comparación con un diseño convencional sin una degradación del rendimiento notable. Esta reducción podría ser aprovechada aún más a medida que aumenta el número de etapas del DPA de doble alimentación.