Este artículo presenta un amplificador de conductor con alta eficiencia de ancho de banda-potencia, alta capacidad de conducción de condensadores y baja distorsión armónica total (THD). Un par diferencial complementario compuesto por transistores de auto-cascode se incorpora para obtener un amplio rango de voltaje de entrada. Los seguidores de voltaje invertidos (FVF) se aplican como segunda etapa para conducir la última etapa de salida de clase-AB. Además, se presenta una compensación de frecuencia de retroalimentación activa de doble bucle (DLAFC), que puede estabilizar el amplificador multietapa propuesto y mantener el polo dominante en alta frecuencia para lograr una supresión de distorsión armónica total (THD) de alta frecuencia. Para lograr una protección de margen de fase de baja frecuencia (PMP), se introduce un cero de semiplano izquierdo (LHP) para compensar el polo no dominante causado por el condensador de carga. Mientras tanto, se inyectan dos ceros de semiplano izquierdo de alta frecuencia para lograr un aumento de margen de fase de alta frecuencia (PMB) y reducir el tiempo de establecimiento y el área de integración del amplificador. Este amplificador propuesto se implementa en un proceso CMOS estándar DBH de 0.18 m 5 V, y logra más de 115 dB de ganancia CC, 150-300 MHz de ancho de banda de ganancia bajo de 0-100 p de condensadores de carga, rangos de supresión de THD ultra altos de 100 kHz a 10 MHz bajo 1-2 V de oscilación de salida, y más de 250 V/s de tasa de subida promedio, disipando solo 12.5 mW a 5 V de suministro de energía.