Este trabajo presenta un amplificador de potencia de salida en chip compacto con un transformador de combinación en paralelo (PCT). Se analizan un transformador de combinación en serie (SCT) y un PCT como transformadores de combinación de potencia para operaciones de salida en fase. En comparación con el SCT, que se utiliza típicamente para combinadores de salida en chip, el PCT es mucho más pequeño. También se analizan las operaciones de salida en fase de los combinadores de transformadores y los PA de conmutación de clase D. Se propone un método de inductor de ajuste para mejorar la eficiencia de los amplificadores de potencia de clase D (PAs) con transformadores de combinación de potencia en el modo fuera de fase. El PA propuesto se implementó con un proceso CMOS estándar de 0.18 um. La eficiencia máxima de drenaje medida es del 37.3% con una potencia de salida de 22.4 dBm a 1.7 GHz. Se obtiene una relación de fuga de canal adyacente (ACLR) medida de menos de -30 dBc para una señal de evolución a largo plazo (LTE) con un ancho de banda de 10 MHz.