Este documento presenta un amplificador de potencia (PA) CMOS de baja tensión y alta eficiencia de 2.5 GHz en tecnología CMOS de 0.18 um. Se propone la combinación de un transistor de conmutación dual (DST) y una técnica de ajuste de tercer armónico. El DST mejora efectivamente la ganancia en la región de potencia de saturación cuando la extensión de ganancia adicional del transistor de conmutación secundario compensa la compresión de ganancia del primario. Para lograr un rendimiento de alta eficiencia, el circuito de ajuste de tercer armónico se conecta en paralelo a la carga de salida. Por lo tanto, se generan formas de onda de corriente y voltaje de drenaje aplanadas, lo que a su vez reduce significativamente la superposición y el consumo de energía en corriente continua. Además, se aplica un voltaje de puerta trasera de 0.5 V al transistor de conmutación primario para realizar la operación de baja tensión. Con 1 V de voltaje de suministro, el PA propuesto ha logrado una eficiencia de potencia añadida (PAE) del 34.5% y una potencia de salida saturada de 10.1 dBm.