El Análisis de Componentes Principales (PCA) es una técnica de reducción de dimensionalidad que es útil para eliminar información redundante en los datos para varias aplicaciones como la Imagen por Microondas (MI) y la Imagen Hiperespectral (HI). La complejidad computacional del PCA ha hecho que la aceleración de hardware del PCA sea un tema de investigación activo en los últimos años. Aunque el flujo de diseño de hardware puede ser optimizado utilizando herramientas de Síntesis de Alto Nivel (HLS), las soluciones eficientes de alto rendimiento para sistemas empotrados complejos aún requieren un diseño cuidadoso. En este documento proponemos un acelerador de hardware PCA flexible en Arreglos de Compuertas Programables en Campo (FPGA) que diseñamos completamente en HLS. Para hacer que los cálculos internos de PCA sean más eficientes, también se introduce un nuevo método de transmisión de bloques. Se adoptan varias estrategias de optimización de HLS para crear un hardware eficiente. La flexibilidad de nuestro diseño nos permite utilizarlo para diferentes objetivos de FPGA, con dimensiones de datos de entrada flexibles, y también nos permite cambiar fácilmente de una implementación de punto flotante más precisa a una solución de punto fijo de mayor velocidad. Los resultados muestran la eficiencia de nuestro diseño en comparación con implementaciones de última generación en GPUs, CPUs de muchos núcleos y otros enfoques de FPGA en términos de uso de recursos, tiempo de ejecución y consumo de energía.