Este artículo presenta un algoritmo de filtrado de baja complejidad para lograr un diseño de chip de filtrado de baja complejidad para el seguimiento de la ubicación en tiempo real. Con el fin de satisfacer la necesidad de baja complejidad y tiempo real, se propone un algoritmo de seguimiento de posicionamiento basado en el Filtro de Kalman (KF). El KF en sí mismo tiene funciones de seguimiento, predicción, etc., que pueden corregir la posición en resultados más precisos. Sin embargo, en el cálculo de los algoritmos de KF, cada iteración a menudo requiere cálculos tediosos y complejos de la Ganancia de Kalman (KG). Tanto el software como el hardware son muy intensivos en recursos. Por lo tanto, se utiliza la característica de KG en el algoritmo de filtrado alfa-beta que puede equilibrarse gradualmente en cada iteración. Se propone un algoritmo de filtrado basado en baja complejidad, bajo costo y alta eficiencia. Este algoritmo utiliza DKF (Filtro de Kalman de Diferencia) y PKF (Filtro de Kalman de Porcentaje) dependiendo de diferentes entornos. En otras palabras, DKF y PKF son los algoritmos que se generan en función de diferentes condiciones de juicio. Este algoritmo no solo puede reducir significativamente el tiempo y la complejidad de los cálculos, sino que también acortar considerablemente el área del circuito del algoritmo original. Este algoritmo tiene una gran cantidad de operaciones de matriz. En el proceso de cálculo de hardware, resuelve problemas de matriz sobre hardware y luego desarrolla el diseño del chip. Los coeficientes se utilizan multiplicando por 2 para la operación. Utiliza desplazadores en lugar de multiplicadores y divisores, reduciendo significativamente la complejidad y el área del circuito. Al mismo tiempo, se aborda el problema de un número de punto flotante, se logra la verificación de la función del circuito en el FPGA y finalmente se lleva a cabo. El diseño utiliza la biblioteca de celdas CMOS TSMC 0.18m proporcionada por el TSRI, utiliza EDA para implementar VLSI con el Design Vision de SYNOPSYS, la frecuencia de operación del circuito es de 83.33 MHz, el valor de recuentos de puertas es de 22.84 K, el consumo de energía es de 3.86 mW y el área del chip es de 582.63 m x 580.23 m.