A medida que aumenta el uso de convertidores DC-DC entrelazados en vehículos eléctricos (EVs), se requiere investigación sobre la mejora de la fiabilidad. En el caso de los convertidores DC-DC entrelazados, la degradación ocurre entre transistores y capacitores. En particular, los desequilibrios en la degradación de los transistores causan un aumento en la corriente RMS del capacitor de salida, lo que incrementa la pérdida de potencia y acelera la degradación del capacitor. Esta degradación afecta la fiabilidad del sistema al aumentar el estrés térmico. En este artículo, basado en un convertidor boost DC-DC entrelazado de 2 patas degradado, se llevó a cabo una investigación para reducir la corriente RMS del capacitor de salida del convertidor. Se analizó la corriente RMS del capacitor de salida según el desequilibrio en la degradación del transistor. Como resultado, se confirmó que el desequilibrio en la degradación del transistor causa un aumento en la corriente RMS del capacitor. Para abordar este problema, se presenta en este artículo un algoritmo de optimización de fase para reducir la corriente RMS del capacitor aumentada. A continuación, se analiza matemáticamente el algoritmo de optimización de fase. Finalmente, su eficacia se demuestra a través de simulaciones y experimentos.