Para abordar el problema de baja precisión de disparo durante el remuestreo del disparador y el remuestreo del disparador de tasa de remuestreo variable utilizando un convertidor analógico-digital (ADC) de tasa de muestreo fija, este documento propone un método de interpolación que combina la interpolación sinc y la interpolación lineal para mejorar la precisión, basado en un disparador digital. Después de la verificación de la simulación del comportamiento y la verificación de prueba de campo programable en matriz de compuertas (FPGA), los datos recopilados por dos ADC de 12 bits y 3GSps se sometieron a una interpolación sinc de 8 veces seguida de un procesamiento de interpolación lineal de 16 veces, después de lo cual la precisión original de remuestreo del disparador se incrementó en 128 veces y la tasa de muestreo podría variar entre 100 MHz y 1 GHz. Una relación señal-ruido (SNR) de 46.80 dBFS, un rango dinámico libre de espurias (SFDR) de 45.91 dB y un número efectivo de bits (ENOB) de 7.48 bits se obtuvieron mediante remuestreo directo del disparador sin procesamiento de algoritmo en la simulación de comportamiento. Mientras tanto, se obtuvo una SNR de 58.98 dBFS, un SFDR de 60.96 dB y un ENOB de 9.42 bits mediante remuestreo del disparador después del procesamiento del algoritmo. Debido a la influencia de la pérdida de señal de enlace analógico e interferencia de señal en la placa de desarrollo, se obtuvo una SNR, SFDR y ENOB de 51.97 dBFS, 61.26 dB y 8.32 bits, respectivamente, a partir del remuestreo del disparador en la prueba de FPGA. Los resultados experimentales muestran que el algoritmo no solo ha mejorado la precisión del disparo, sino también los parámetros SNR, SFDR y ENOB.