Este artículo propone un algoritmo de calibración completamente digital que utiliza un canal de referencia para suprimir la discrepancia de tiempo en el Convertidor Analógico-Digital de Interleaved en Tiempo (TIADC). La salida del canal de referencia se alinea con cada sub-canal a su vez, lo que permite la muestreo y conversión simultáneos de la misma señal de entrada. Primero, se utilizan las características estadísticas a lo largo de los canales para estimar la discrepancia de tiempo; luego, al comparar la diferencia de salida entre el canal de referencia y los sub-canales que se muestrean simultáneamente, se puede calibrar la desviación del derivador. Finalmente, combinar ambos resultados de calibración produce una salida final precisa. Este algoritmo propuesto proporciona una solución efectiva para mejorar el rendimiento de TIADC en sistemas de adquisición de datos de alta velocidad. La arquitectura propuesta se aplica a un modelo TIADC de cuatro canales y 12 bits a 2.4 GS/s, y luego se verifica su efectividad. Los resultados de la simulación muestran que el Número Efectivo de Bits (ENOB) a una frecuencia de señal de entrada de 984 MHz muestra una mejora notable de 6.88 bits a 11.92 bits. La efectividad de esta técnica también se demuestra a través de la calibración fuera del chip de un TIADC comercial de cuatro canales y 12 bits a 2 GS/s utilizando una señal de entrada de 680 MHz basada en los resultados reales del chip.