Implementación en cascada de 10 períodos de reloj del algoritmo de cifrado-descifrado AES-128 con un rendimiento real de hasta 28 Gbit/s en la plataforma Xilinx Zynq UltraScale+ MPSoC ZCU102
Autores: Visconti, Paolo; Capoccia, Stefano; Venere, Eugenio; Velázquez, Ramiro; Fazio, Roberto de
Idioma: Inglés
Editor: MDPI
Año: 2020
Acceso abierto
Artículo científico
2020
Implementación en cascada de 10 períodos de reloj del algoritmo de cifrado-descifrado AES-128 con un rendimiento real de hasta 28 Gbit/s en la plataforma Xilinx Zynq UltraScale+ MPSoC ZCU102
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Comunicación
Cifrado
Algoritmo
Implementación
Sistema
Datos
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 27
Citaciones: Sin citaciones
La seguridad de la comunicación y los sistemas informáticos es un tema cada vez más importante, que actualmente permea todas las áreas de la actividad humana (por ejemplo, tarjetas de crédito, encriptación de sitios web, datos médicos, etc.).
Descripción
La seguridad de la comunicación y los sistemas informáticos es un tema cada vez más importante, que actualmente permea todas las áreas de la actividad humana (por ejemplo, tarjetas de crédito, encriptación de sitios web, datos médicos, etc.).