Un convertidor analógico-digital SAR en serie de tiempo de 8 bits y 2.6 GS/s en tecnología CMOS de 55 nm
Autores: Wang, Dong; Zhu, Xiaoge; Guo, Xuan; Luan, Jian; Zhou, Lei; Wu, Danyu; Liu, Huasen; Wu, Jin; Liu, Xinyu
Idioma: Inglés
Editor: MDPI
Año: 2019
Acceso abierto
Artículo científico
2019
Un convertidor analógico-digital SAR en serie de tiempo de 8 bits y 2.6 GS/s en tecnología CMOS de 55 nm
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Convertidor analógico a digital
SAR
ADC
Proceso CMOS
SNDR
FoM
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 34
Citaciones: Sin citaciones
Este documento presenta un prototipo de convertidor analógico-digital (ADC) de registro de aproximación sucesiva (SAR) de 8 bits y 2.6 GS/s con ocho canales entrelazados en el tiempo (TI) en un proceso de metal-óxido-semiconductor complementario (CMOS) de 55 nm.
Descripción
Este documento presenta un prototipo de convertidor analógico-digital (ADC) de registro de aproximación sucesiva (SAR) de 8 bits y 2.6 GS/s con ocho canales entrelazados en el tiempo (TI) en un proceso de metal-óxido-semiconductor complementario (CMOS) de 55 nm.