Este papel presenta un controlador de referencia capacitivo conmutado (SCRD) con un esquema de conmutación de baja energía. Para reducir la degradación del rendimiento resultante de una caída de voltaje dependiente de la señal en un controlador de referencia capacitivo (CRD) sin aumentar la capacitancia (C) de un CRD, el SCRD propuesto utiliza el CRD para ciclos de conversión de LSB. En ciclos de conversión de MSB, se utiliza un voltaje de suministro como voltaje de referencia para ahorrar área y consumo de energía. Como tal, el SCRD propuesto relaja significativamente la capacitancia requerida y no necesita calibración de peso de bits o compensación que requiera un convertidor digital-analógico basado en capacitores auxiliares (CDAC). Para evaluar el SCRD propuesto, se fabrica un ADC SAR de 12 bits y 40 MS/s en un proceso CMOS de 65 nm. Con una frecuencia cercana a Nyquist, el rango dinámico libre de espurias (SFDR) medido del ADC SAR con el SCRD es de 80.6 dB, lo que supone una mejora de aproximadamente 16 dB desde el SFDR de un ADC SAR con solo un CRD.