En aplicaciones inalámbricas, como radares, se necesita cuantizar señales de decenas de MHz utilizando un convertidor analógico-digital (ADC) con un amplio rango dinámico. La amplitud de la señal detectada puede ser aleatoria, con una amplitud pequeña o grande. Además, el rendimiento dinámico se ve degradado por desajustes en los capacitores. En este trabajo se presenta un ADC en cascada de 16 bits y 120 MS/s implementado en un proceso CMOS de óxido metálico complementario de 180 nm. Proponemos una técnica de dither de múltiples niveles que puede mejorar significativamente la linealidad del ADC. El dither inyectado también ayuda a mejorar la linealidad cuando el ADC maneja una señal de entrada con una amplitud pequeña. La inyección tradicional de dither conduce a un aumento en el rango de salida del amplificador. Se propone un esquema de inyección de dither contrarrestante, tanto en el ADC sub-flash como en el convertidor digital-analógico multiplicador (MDAC), para remediar este problema. Además, los desajustes en los capacitores en las tres primeras etapas de la cascada se calibran de forma foreground. La precisión de ganancia de residuo entre etapas está garantizada por un amplificador de aumento de ganancia. Para demostrar la efectividad del esquema de dither, obtuvimos el rendimiento dinámico del ADC con una señal de entrada pequeña (-12 dBFS). La técnica de calibración e inyección de dither propuesta mejoró el rango dinámico libre de espurias (SFDR) de 77 dBc a 85 dBc con una entrada de -12 dBFS. Con una entrada de -1 dBFS, el SFDR se mantuvo por encima de 85 dBc, llegando hasta la frecuencia de entrada de Nyquist. Por lo tanto, el esquema de dither mejora el rendimiento dinámico cuando el ADC maneja una señal con amplitud pequeña.