Este documento presenta un nuevo enfoque de reconfiguración de hardware llamado reconfiguración de hardware a través de televisión digital (HARD), que puede actualizar módulos de hardware FPGA basados en señales de televisión digital (DTV). Tal esquema permite que varios núcleos de hardware sintetizados (bitstreams) señalizados y transmitidos a través de señales DTV abiertas mediante transmisión de datos sean identificados, adquiridos, decodificados y luego utilizados para actualizaciones del sistema. Los datos de reconfiguración se dividen, encapsulan en secciones privadas y luego se envían de forma de carrusel para ser recuperados por receptores modificados. El contenido de información de servicio, especialmente diseñado para identificar y describir las características de los bitstreams de hardware multiplexados, se agregó a la señal transmitida y proporcionó toda la información necesaria en el estilo tradicional de DTV. El marco del receptor, a su vez, verificó si esas características correspondían a sus dispositivos reconfigurables integrados y, si se encontraba una coincidencia, reensamblaba los bitstreams relacionados y reconfiguraba los circuitos internos respectivos. Los experimentos realizados con una implementación de la metodología propuesta confirmaron su viabilidad y demostraron que los tiempos de remontaje y reconfiguración fueron satisfactorios y no presentaron ningún aspecto de bloqueo. Finalmente, HARD puede utilizarse en varios diseños relacionados con dispositivos reconfigurables inteligentes, minimizar los costos de los dispositivos a largo plazo y proporcionar una mejor reutilización del hardware.