Aprovechando arquitecturas bit-serial para aceleradores de aprendizaje profundo orientados a hardware con flujo de datos de almacenamiento en columna
Autores: Cheng, Xiaoshu; Wang, Yiwen; Ding, Weiran; Lou, Hongfei; Li, Ping
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Aprovechando arquitecturas bit-serial para aceleradores de aprendizaje profundo orientados a hardware con flujo de datos de almacenamiento en columna
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Aceleradores de redes neuronales
Procesamiento bit-serial
Técnicas de flujo de datos
Optimizaciones arquitectónicas
Matriz de elementos de procesamiento de capa convolucional
Diseños ASIC
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 33
Citaciones: Sin citaciones
Los aceleradores de redes neuronales bit-serial abordan la creciente necesidad de herramientas de aprendizaje profundo compactas y eficientes en energía.
Descripción
Los aceleradores de redes neuronales bit-serial abordan la creciente necesidad de herramientas de aprendizaje profundo compactas y eficientes en energía.