Las redes neuronales convolucionales (CNN), las máquinas de vectores de soporte (SVM) y los algoritmos híbridos CNN-SVM son ampliamente aplicados en muchos campos, incluido el procesamiento de imágenes y el diagnóstico de fallas. Aunque se han propuesto muchos aceleradores FPGA dedicados para redes específicas, como CNN o SVM, pocos se han centrado en CNN-SVM. Además, los aceleradores existentes no admiten CNN-SVM, lo que limita sus escenarios de aplicación. En este trabajo, proponemos un acelerador híbrido CNN-SVM en FPGA. Este acelerador utiliza una arquitectura de reutilización de hardware novedosa y una estrategia de mapeo de cálculo única para implementar diferentes modos de cálculo en CNN-SVM, de manera que pueda realizar una aceleración eficiente de recursos del algoritmo híbrido. Además, proponemos una metodología de implementación universal para seleccionar automáticamente los parámetros de diseño del acelerador según la plataforma y el algoritmo objetivo. Los resultados experimentales en ZYNQ-7020 muestran que nuestra implementación puede mapear eficientemente CNN-SVM en FPGA, y el rendimiento es competitivo con otros trabajos de última generación.