Inferencia a Prueba de Fallos: Aceleración LSTM Comprimida por SVD para Monitoreo de Motores de UAV en Tiempo Real Usando Arquitectura de Hardware FPGA Personalizada
Autores: Priya, Sreevalliputhuru Siri; Sanjana, Penneru Shaswathi; Yanamala, Rama Muni Reddy; Amar Raj, Rayappa David; Pallakonda, Archana; Napoli, Christian; Randieri, Cristian
Idioma: Inglés
Editor: MDPI
Año: 2025
Acceso abierto
Artículo científico
2025
Inferencia a Prueba de Fallos: Aceleración LSTM Comprimida por SVD para Monitoreo de Motores de UAV en Tiempo Real Usando Arquitectura de Hardware FPGA Personalizada
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Robótica
Palabras clave
Mantenimiento predictivo
Marco acelerado por FPGA
Motores de UAV
Descomposición en valores singulares
Memoria a largo y corto plazo
Implementación en tiempo real
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 1
Citaciones: Sin citaciones
El mantenimiento predictivo (PdM) es una estrategia proactiva que mejora la seguridad, minimiza el tiempo de inactividad no planificado y optimiza los costos operativos al prever fallos en el equipo antes de que ocurran. Este estudio presenta un novedoso marco de mantenimiento predictivo acelerado por Field Programmable Gate Array (FPGA) para motores de UAV utilizando un modelo de Long Short-Term Memory (LSTM) optimizado por Descomposición en Valores Singulares (SVD). El modelo realiza una clasificación binaria para predecir la probabilidad de un fallo inminente del motor procesando datos multisensor normalizados, incluyendo mediciones de temperatura, presión y vibración. Para permitir el despliegue en tiempo real en plataformas de UAV con recursos limitados, las matrices de pesos del LSTM se comprimen utilizando Descomposición en Valores Singulares (SVD), reduciendo significativamente la complejidad computacional mientras se preserva la precisión predictiva. El modelo comprimido se ejecuta en un FPGA Xilinx ZCU-104 y utiliza un acelerador de hardware basado en AXI con mapeo de memoria eficiente y cálculos de compuertas paralelizados diseñados para sistemas a bordo de bajo consumo. A diferencia de trabajos anteriores, este estudio integra de manera única una estrategia de compresión SVD adaptada con un acelerador de hardware personalizado co-diseñado para inferencias en tiempo real y seguras para el vuelo en sistemas de UAV. Los resultados experimentales demuestran una precisión de clasificación del 98%, una reducción del 24% en la latencia y ahorros sustanciales en recursos FPGA, específicamente, una disminución del 26% en el uso de BRAM y una reducción del 37% en el consumo de DSP, en comparación con la implementación FPGA comprimida por SVD de 32 bits en punto flotante, no CPU ni GPU. Estos hallazgos confirman el sistema propuesto como una solución eficiente y escalable para el monitoreo de la salud del motor de UAV en tiempo real, mejorando así la seguridad en vuelo a través de la predicción oportuna de fallos y permitiendo el monitoreo autónomo del motor sin depender de la comunicación terrestre.
Descripción
El mantenimiento predictivo (PdM) es una estrategia proactiva que mejora la seguridad, minimiza el tiempo de inactividad no planificado y optimiza los costos operativos al prever fallos en el equipo antes de que ocurran. Este estudio presenta un novedoso marco de mantenimiento predictivo acelerado por Field Programmable Gate Array (FPGA) para motores de UAV utilizando un modelo de Long Short-Term Memory (LSTM) optimizado por Descomposición en Valores Singulares (SVD). El modelo realiza una clasificación binaria para predecir la probabilidad de un fallo inminente del motor procesando datos multisensor normalizados, incluyendo mediciones de temperatura, presión y vibración. Para permitir el despliegue en tiempo real en plataformas de UAV con recursos limitados, las matrices de pesos del LSTM se comprimen utilizando Descomposición en Valores Singulares (SVD), reduciendo significativamente la complejidad computacional mientras se preserva la precisión predictiva. El modelo comprimido se ejecuta en un FPGA Xilinx ZCU-104 y utiliza un acelerador de hardware basado en AXI con mapeo de memoria eficiente y cálculos de compuertas paralelizados diseñados para sistemas a bordo de bajo consumo. A diferencia de trabajos anteriores, este estudio integra de manera única una estrategia de compresión SVD adaptada con un acelerador de hardware personalizado co-diseñado para inferencias en tiempo real y seguras para el vuelo en sistemas de UAV. Los resultados experimentales demuestran una precisión de clasificación del 98%, una reducción del 24% en la latencia y ahorros sustanciales en recursos FPGA, específicamente, una disminución del 26% en el uso de BRAM y una reducción del 37% en el consumo de DSP, en comparación con la implementación FPGA comprimida por SVD de 32 bits en punto flotante, no CPU ni GPU. Estos hallazgos confirman el sistema propuesto como una solución eficiente y escalable para el monitoreo de la salud del motor de UAV en tiempo real, mejorando así la seguridad en vuelo a través de la predicción oportuna de fallos y permitiendo el monitoreo autónomo del motor sin depender de la comunicación terrestre.