Habilitando una aceleración eficiente de redes neuronales de disparo en el borde con arquitecturas de FPGA altamente flexibles
Autores: López-Asunción, Samuel; Ituero, Pablo
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Habilitando una aceleración eficiente de redes neuronales de disparo en el borde con arquitecturas de FPGA altamente flexibles
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Redes neuronales de picos
Procesadores neuromórficos
Aplicaciones de computación en el borde
Plataformas FPGA
Tuberías profundas
LeNet-5
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 32
Citaciones: Sin citaciones
Las redes neuronales de picos (SNNs) prometen realizar tareas actualmente realizadas por redes neuronales artificiales clásicas (ANNs) de manera más rápida, ocupando menos espacio y utilizando menos energía. Los procesadores neuromórficos están destinados a revolucionar la computación a gran escala, pero el cambio hacia aplicaciones de computación en el borde requiere implementaciones personalizadas afinadas para seguir avanzando hacia sistemas más eficientes.
Descripción
Las redes neuronales de picos (SNNs) prometen realizar tareas actualmente realizadas por redes neuronales artificiales clásicas (ANNs) de manera más rápida, ocupando menos espacio y utilizando menos energía. Los procesadores neuromórficos están destinados a revolucionar la computación a gran escala, pero el cambio hacia aplicaciones de computación en el borde requiere implementaciones personalizadas afinadas para seguir avanzando hacia sistemas más eficientes.