Los sistemas embebidos de alto rendimiento con procesadores potentes, aceleradores de hardware especializados y técnicas de software avanzadas son todas tecnologías clave que impulsan el crecimiento del IoT. Al combinar técnicas de hardware y software, es posible aumentar la fiabilidad y seguridad general de estos sistemas mediante el diseño de arquitecturas embebidas que puedan seguir funcionando correctamente en caso de fallo o mal funcionamiento. En este trabajo, investigamos completamente la integración de una unidad de aceleración vectorial de hardware configurable en el núcleo blando RISC-V Klessydra-fT03 tolerante a fallos, introduciendo dos coprocesadores vectoriales redundantes diferentes acoplados con el paradigma de Interleaved-Multi-Threading en el que se basa el microprocesador. Luego ilustramos los pros y los contras de ambos enfoques, comparando sus impactos en el rendimiento y la utilización de hardware con su vulnerabilidad, presentando un análisis de simulación cuantitativa de inyección de fallas grandes en benchmarks típicos de cómputo vectorial, y comparando y clasificando los resultados obtenidos. Los resultados demuestran, bajo condiciones específicas, que es posible agregar un coprocesador de hardware a un microprocesador tolerante a fallos, mejorando el rendimiento sin degradar la seguridad y la fiabilidad.