Aceleración de hardware para RLNC: un estudio de caso basado en el procesador Xtensa con la extensión de conjunto de instrucciones Tensilica
Autores: Acevedo, Javier; Scheffel, Robert; Wunderlich, Simon; Hasler, Mattis; Pandi, Sreekrishna; Cabrera, Juan; Fitzek, Frank H. P.; Fettweis, Gerhard; Reisslein, Martin
Idioma: Inglés
Editor: MDPI
Año: 2018
Acceso abierto
Artículo científico
2018
Aceleración de hardware para RLNC: un estudio de caso basado en el procesador Xtensa con la extensión de conjunto de instrucciones Tensilica
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Codificación de red lineal aleatoria
Rlnc
Redes inalámbricas con pérdidas
Aceleración de hardware
Procesador tensilica xtensa lx5
Instrucciones simd
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 33
Citaciones: Sin citaciones
La codificación de red lineal aleatoria (RLNC) puede ser de gran ayuda para la transmisión de datos en redes inalámbricas con pérdida de paquetes. Sin embargo, RLNC requiere multiplicaciones de matrices computacionalmente complejas e inversiones en campos finitos (campos de Galois). Estos cálculos son muy exigentes para dispositivos móviles con limitaciones energéticas.
Descripción
La codificación de red lineal aleatoria (RLNC) puede ser de gran ayuda para la transmisión de datos en redes inalámbricas con pérdida de paquetes. Sin embargo, RLNC requiere multiplicaciones de matrices computacionalmente complejas e inversiones en campos finitos (campos de Galois). Estos cálculos son muy exigentes para dispositivos móviles con limitaciones energéticas.