AccelSDP: un acelerador reconfigurable para el plano de datos de software basado en FPGA SmartNIC
Autores: Huang, Xiaoying; Guo, Zhichuan; Song, Mangu; Guo, Yunfei
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
AccelSDP: un acelerador reconfigurable para el plano de datos de software basado en FPGA SmartNIC
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Red de software definido
Plano de datos
Enfoque de implementación
Acelerador de hardware
FPGA SmartNIC
Procesamiento de paquetes
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 34
Citaciones: Sin citaciones
La evaluación muestra que el rendimiento puede lograr una mejora del 600% al procesar paquetes pequeños y un aumento del 100% en el procesamiento de paquetes grandes, y la latencia puede reducirse aproximadamente en 20 veces y 100 veces, respectivamente, al procesar paquetes pequeños y grandes.
Descripción
La evaluación muestra que el rendimiento puede lograr una mejora del 600% al procesar paquetes pequeños y un aumento del 100% en el procesamiento de paquetes grandes, y la latencia puede reducirse aproximadamente en 20 veces y 100 veces, respectivamente, al procesar paquetes pequeños y grandes.